Codificatori Video basati su Transputer: Specifiche ed Architetture (Contributo in atti di convegno)

Type
Label
  • Codificatori Video basati su Transputer: Specifiche ed Architetture (Contributo in atti di convegno) (literal)
Anno
  • 1990-01-01T00:00:00+01:00 (literal)
Alternative label
  • S. Brofferio, G. Mastronardi, V. Rampa (1990)
    Codificatori Video basati su Transputer: Specifiche ed Architetture
    in Reti e Servizi di telecomunicazione a larga banda, Roma, 30-31 Ottobre
    (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#autori
  • S. Brofferio, G. Mastronardi, V. Rampa (literal)
Pagina inizio
  • 171 (literal)
Pagina fine
  • 183 (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#altreInformazioni
  • Convegno svolto nell'ambito del Progetto Finalizzato Telecomunicazioni del CNR (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#titoloVolume
  • Proceedings of Broadband Communication Networks and Services (Reti e Servizi di Telecomunicazione a larga banda) (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#pagineTotali
  • 13 (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#affiliazioni
  • Dipartimento di Elettronica, Politecnico di Milano; Dipartimento di Elettronica e Elettrotecnica, Politecnico di Bari; CSTS-CNR, Milano; (literal)
Titolo
  • Codificatori Video basati su Transputer: Specifiche ed Architetture (literal)
Http://www.cnr.it/ontology/cnr/pubblicazioni.owl#curatoriVolume
  • Istituto Internazionale delle Comunicazioni (IIC) (literal)
Abstract
  • I codificatori video sono il componente critico delle comunicazioni visive interpersonali per l'elevato rapporto prestazioni/costo richiesto ai fini di una significativa diffusione in applicazioni professionali. I1 lavoro anzitutto caratterizza, dal punto di vista della potenza di calcolo richiesta, gli algoritmi piu' affermati per le diverse applicazioni ed i diversi sistemi di comunicazione sincroni ed asincroni. I1 caso piu'critico e' la videoconferenza a 64 Kb/s che richiede una potenza di calcolo dell' ordine di 500 MIPS, mentre la comunicazione con immagini fisse e' limitata solo dalla velocità del canale di trasmissione. La definizione di un architettura ottimale dal punto di vista della utilizzazione dell'area del silicio richiede una preventiva normalizzazione di tutti gli algoritmi. Poichè soltanto parte delle applicazioni hanno normalizzato gli algoritmi ed una soluzione di compromesso ottimale non e' ancora possibile, si e' ritenuto interessante studiare architetture di codifica video completamente programmabili e modulari in modo tale da permettere un graduale aumento di prestazioni e riduzione di costo a seguito della normalizzazione di specifiche elaborazioni e quindi della realizzazione di circuiti integrati dedicati. La codifica video è caratterizzata, per sua natura, da una elevata concorre3nza di elaborazione che può essere realizzata mediante architetture parallele o a flusso di dati (pipeline). L'architettura proposta è basata su una rete minima di 12 Transputer di cui 8 dotati di interfacce video del tipo \"frame grabber\" per permettere il trasferimento del segnale video digitale direttamente dalla telecamera ai processori e da questi al monitore. L' interconnessione dei processori è programmabile per adattarsi al meglio allo specifico algoritmo di codifica. La modularità dell' architettura permette di introdurre nel sistema coprocessori vettoriali o circuiti ASIC per il calcolo delle trasformate ed i filtraggi di pre e post-elaborazione. Tali coprocessori sono essenziali per permettere una elevata potenza elaborativa anche con un ridotto mero di processori della rete. Lo sviluppo dei programmi di codifica e soprattutto la loro esecuzione efficiente costituiscono la parte centrale della ricerca attuale. Ci si propone di procedere secondo le seguenti fasi: stesura dei programmi di un algoritmo di codifica ibrida ed uno di codifica a sottobande con compensazione del movimento adatti alla trasmissione asincrona; distribuzione statica delle singole elaborazioni nei Transputer in modo da massimizzare il rendimento computazionale (ad es. con distribuzione ad albero delle elaborazioni); esperimenti di distribuzione dinamica delle singole elaborazioni utilizzando un sistema operativo particolarmente adatto alla codifica video: si tratta della tecnica \"Farmer\" che permette di distribuire le elaborazioni su anelli di processori in modo tale da poter impegnare ogni processore libero e limitare le code di attesa. Si ritengono particolarmente interessanti i tentativi di distribuzione dinamica delle elaborazioni di codifica e decodifica per i seguenti due motivi: l'attività dell' immagine non è uniforme e quindi un'allocazione statica delle elaborazioni non è affatto ottimale; inoltre nelle comunicazioni visive interpersonali uno solo dei due interlocutori è generalmente attivo per cui conviene utilizzare ogni processore indifferentemente per la codifica o per la decodifica. Le interfacce video costituiscono il secondo obiettivo della ricerca. Esistono infatti Frame Grabber compatibili con i sistemi a Transputer ma non sono ottimizzati per la acquisizione di zone selezionabili dell'immagine; l'attività prevede quindi lo sviluppo di circuiti ASIC adatti all'interfacciamento video programmabile. L'attuale sistema di sviluppo a Transputer permette soltanto esperimenti di codifica in tempo non reale; e' prevista, in una seconda fase della ricerca, la codifica in tempo reale con Frame Grabber commerciali su formati d'immagine ridotti mentre la codifica con formati normalizzati è prevista solo come progetto e dimensionamento. L'attività di ricerca e' svolta in stretto contatto fra due centri universitari (Politecnico di Milano ed Università di Bari) ed alcuni laboratori industriali (ITALTEL, SGS-THOMSON e CEFRIEL) in modo da avvicinarsi il più possibile agli ambiziosi obiettivi nonostante la estrema limitatezza delle risorse. (literal)
  • This paper presents the status of an applied research aimed at the implementation of a Transputer based videocoder for professional workstations. Basic algorithms are reviewed in terms of computation requirements and the ones specifically developed for ATM systems up to 2Mb/s are quantitatively analyzed. Architectural trade-offs are presented so that the prototyping architecture can be defined in its hardware and software aspects. (literal)
Editore
Prodotto di
Autore CNR

Incoming links:


Prodotto
Autore CNR di
Editore di
data.CNR.it